現今的IC設計複雜度日益增加，尤其應用在無線通訊上之RFIC更佳顯著，設計的複雜度及技術困難度，導致良率降低而封裝成本增加，為了減少封裝的浪費，RFIC在封裝前之晶圓階段測試更顯重要；此外，chip-scale packages (CSPs), flip-chip assembly, known-good die (KGD), multi-chip modules(MCM's)等高價值的晶片需求量日益增加，加上晶片整合度提升，晶圓階段的量產測試將會是市場的趨勢。